精品二区视频,欧美在线看片,国产99久久久国产精品

三星電子公司宣布計(jì)劃在全球范圍內(nèi)率先實(shí)現(xiàn)3納米芯片量產(chǎn)制程工藝

2020-01-16 11:39:22

來源：三星

2020年1月3日，三星電子公司宣布計(jì)劃在全球范圍內(nèi)率先實(shí)現(xiàn)3納米芯片量產(chǎn)制程工藝，以確保其在半導(dǎo)體市場(chǎng)的領(lǐng)先優(yōu)勢(shì)。三星電子公司將采用基于閘極全環(huán)（GAA）晶體管架構(gòu)的3納米技術(shù)，同5納米制程工藝相比，該技術(shù)能使芯片的理論面積縮小35%、能耗降低50%、性能提高30%。

一、研發(fā)背景

摩爾定律是對(duì)半導(dǎo)體行業(yè)發(fā)展規(guī)律的總結(jié)，在過去的數(shù)十年里，對(duì)行業(yè)的發(fā)展起到指引和推動(dòng)作用。但是，隨著器件性能的提升、尺寸的縮小，晶體管特征尺寸已經(jīng)達(dá)到原子級(jí)別，晶體管中的載流子將不受控制，短溝道效應(yīng)、熱電子效應(yīng)、漏電流增大等問題越來越嚴(yán)重。技術(shù)難度的增加和成本的急劇增長，使得先進(jìn)工藝制程的研發(fā)速度逐漸放緩。

目前14/16納米及以下的工藝大多采用立體結(jié)構(gòu)，即鰭式場(chǎng)效晶體管（FinFET），但這種結(jié)構(gòu)的前道工藝已逼近物理極限，再繼續(xù)微縮的話，電性能的提升和晶體管結(jié)構(gòu)上都將遇到許多問題。學(xué)術(shù)界很早就提出5納米以下的工藝需要走“閘極全環(huán)”的結(jié)構(gòu)，增加靜電控制能力，閘極的長度微縮就能持續(xù)進(jìn)行，摩爾定律將重新獲得延續(xù)。

二、計(jì)劃情況

三星電子公司從2002年以來一直在開發(fā)閘極全環(huán)工藝技術(shù)，通過使用納米片設(shè)備制造出了多橋-通道場(chǎng)效應(yīng)管，確保減少功率泄漏，改善對(duì)通道的控制，這是縮小工藝制程的基本步驟。這種設(shè)計(jì)可實(shí)現(xiàn)更高效的晶體管設(shè)計(jì)，并具有更小的整體制程尺寸，從而在5納米 FinFET工藝上實(shí)現(xiàn)了每瓦性能的巨大提升。這項(xiàng)工藝的實(shí)現(xiàn)還需要對(duì)顯影、蒸鍍、蝕刻等一系列工程技術(shù)進(jìn)行革新，并且為了減少寄生電容還要導(dǎo)入替代銅的鈷、釕等新材料。

在近日舉辦的“2019三星晶圓代工論壇”上，三星電子公司發(fā)布其新一代3納米閘極全環(huán)工藝，在該項(xiàng)技術(shù)上，三星電子公司大約領(lǐng)先臺(tái)積電1年的時(shí)間，領(lǐng)先英特爾2到3年。首批面向智能手機(jī)和其他移動(dòng)設(shè)備的3納米芯片將于2020年進(jìn)行測(cè)試，并于2021年批量生產(chǎn)。對(duì)高性能芯片的進(jìn)一步改進(jìn)，如圖形處理器和封裝到數(shù)據(jù)中心的人工智能芯片，將在2022年實(shí)現(xiàn)批量生產(chǎn)。

三、幾點(diǎn)認(rèn)識(shí)

（1）此前，僅有臺(tái)積電公司表示會(huì)盡快投產(chǎn)3納米工藝，三星電子公司此舉將會(huì)打破兩家公司的競爭態(tài)勢(shì)，臺(tái)積電可能會(huì)失去前期積累的技術(shù)優(yōu)勢(shì)，或可影響半導(dǎo)體產(chǎn)業(yè)發(fā)展布局。

（2）三星電子公司新工藝技術(shù)的快速量產(chǎn)能有效解決因晶體管尺寸縮小帶來的各種問題，進(jìn)一步推動(dòng)晶體管向高性能、低功耗及小型化方向發(fā)展，帶來芯片性能的提升，有助于加速認(rèn)知計(jì)算、物聯(lián)網(wǎng)及其他數(shù)據(jù)密集型應(yīng)用的發(fā)展，并為智能化武器、無人裝備、人工智能、5G網(wǎng)絡(luò)等的實(shí)現(xiàn)鋪平道路。